Projetando um Estágio Seguidor de Fonte (FET em Dreno Comum)

A relação entre ID e VGS não é linear e será aproximada pela Equação de Shockley (aplicada para VDSQ e IDQ):

IDSS é a corrente com VGS=0;

VGS(OFF) é a tensão para ID=0.

Daí

Uma forma de lidar com essas equações é usar os gráficos das curvas características do FET…

Nesse método tradicional, o das retas de carga, traça-se uma reta no gráfico ID x VDS com inclinação 1/RS e outra com inclinação 1/(RS//RL).

Como sempre, no roteiro para o projeto, nosso primeiro passo vai ser determinar a IDQ necessária para conseguir a excursão Vp desejada.

Para fazer o projeto, partimos das especificações do sinal de saída e resistência de carga.

Roteiro de Projeto

  1. Especificações de saída:

1.1. Tensão de pico de saída, Vp;

1.2. Resistência de carga RL;

1.3. Tendo Vp e RL, a corrente de pico na carga será:

1.4. Então, vamos determinar a tensão total de alimentação Ebb, numa primeira aproximação:

1.5. Usando os dados do JFET e especificações de saída:

2. Determinação do ponto de operação:

2.1.
2.2.
2.3.

2.4. Analisando o circuito, verificamos que:

2.5. Substituindo IDsq:

2.6. Então:

2.7. O resistor RS estabelece o valor de IDsq mas reduz a impedância de carga do estágio para CA a (RS*RL)/(RS+RL), limitando assim o valor de Vp, para uma dada IDsq.

Aumentar a IDsq leva a uma dissipação de calor cada vez maior.

Deixe um comentário