Os níveis lógicos do CMOS
Da mesma forma que fizemos com os TTL, precisamos saber quais os níveis de tensão nos CMOS que serão considerados como níveis lógicos alto (high) e baixo (low) ou, ou, respectivamente, bits 1 e 0.
Uma vez que a tensão de alimentação de um CMOS pode variar entre 3 e 15V, isso implica que os valores de tensão dos níveis lógicos fiquem atrelados à alimentação, diferentemente do que acontece com os TTL.
No caso dos CMOS utiliza-se seguinte regra:
Vamos entender melhor isso, através de um exemplo.
Suponhamos que a tensão de alimentação escolhida para um circuito com portas CMOS seja12V.
Como 2/3 de 12 é igual a 8 e 1/3 é igual a 4, os valores de tensão para nível alto deverão ficar entre 8 e 12V e para nível baixo entre 0 e 4V.
Na prática, esses valores aceitam uma pequena variação de 0,05V.
Assim, no nosso exemplo, o valor máximo de tensão de nível alto seria 11,95V e o valor mínimo para nível baixo será 0,05V.
Vejamos uma situação em que sejam utilizadas, simultaneamente, as duas tecnologias, TTL e CMOS.
Neste caso, deveríamos utilizar 5V para alimentação de todos os CI´s por causa dos TTL.
A figura abaixo mostra como ficariam os níveis lógicos para os CMOS.
